對半導體製造(FAB)工種的全方位解析

先講講Fab對人才的需求狀況。

  Fab是一種對各類人才都有需求的東西。無論文理工,基本上都可以再Fab里找到職位。甚至學醫的MM都在SMIC找到了廠醫的位置。很久以前有一個TSMC工程師的帖子,他說Fab對人才的吸納是全方位的。(當然壞處也就是很多人才的埋沒。)有興趣的網友可以去找來看看。

  一般來講,文科的畢業生可以申請Fab廠的HR,法務,文秘,財會,進出口,採購,公關之類的職位。但是由於是Support部門這些位置的薪水一般不太好。那也有些厲害的MM選擇做客戶工程師(CE)的,某些MM居然還能做成制程工程師,真是佩服啊佩服。

理工科的畢業生選擇範圍比較廣: 半導體,晶片,設計,版圖,晶片,製造,工藝,制程,封裝,測試,wafer,chip,ic,process,layout,package,FA,QA計算機、信息類的畢業生可以選擇作IT,在Fab廠能夠學到一流的CIM技術,但是由於不受重視,很多人學了本事就走人先了。工程類的畢業生做設備(EE)的居多,一般而言,做設備不是長久之計。可以選擇做幾年設備之後轉制程,或者去做廠商(vendor),錢會比較多。當然,也有少數人一直做設備也 發展得不錯。比較不建議去做廠務。材料、物理類的畢業生做制程(PE)的比較多,如果遇到老板不錯的話,制程倒是可以常做的,挺兩年,下面有了小弟小妹就不用常常進Fab了。如果做的不爽,可以轉PIE或者TD,或者廠商也可以,這個錢也比較多。

  電子類的畢業生選擇做制程整合,也就是Integration(PIE)得比較多,這個是在Fab里主導的部門,但如果一開始沒有經驗的話,容易被PE忽悠。所以如果沒有經驗就去做PIE的半導體,晶片,設計,版圖,晶片,製造,工藝,制程,封裝,測試的話,一定要跟著一個有經驗的PIE,不要管他是不是學歷比你低。


  所有碩士或者以上的畢業生,盡量申請TD的職位,TD的職位比較少做雜七雜八的事情。但是在工作中需要發揮主動性,不然會學不到東西,也容易被PIE之類的人罵。

  將來有興趣去做封裝、測試的人可以選擇去做產品工程師(PDE)。 有興趣向Design轉型的人可以選擇去做PIE或者PDE。喜歡和客戶打交道的人可以選擇去做客戶工程師CE,這個位置要和PIE搞好關係,他們的Support是關鍵。 半導體,晶片,設計,版圖,晶片,製造,工藝,制程,封裝,測試,有虐待別人傾向,喜歡看著他人無助神情的人可以考慮去做QE。QE的弟兄把TE/PE/EE/TD/PDE之類的放挺簡直太容易了。:)

下面分部門簡單介紹一下Fab的工種。

 Logic PIE(兩個廠都有)才是真正意義上的Fab PIE,一般來講Fab要賺錢,Logic的產品一定要起來。Logic PIE通常會分不同的Technology來管理產品,比如0.35um LG/MM/HS;0.18um LG/MM/HS/SR;0.13um LG/SR等等。Logic的產品種類非常多,但每顆的總量一般不會太大,如果能夠有1000pcs/月的量,那已經是比較大的客戶了。——如果遇到這樣的新客戶,大家可以去買他的股票,一定可以賺錢。半導體,晶片,設計,版圖,晶圓,製造,工藝,制程,封裝,測試,wafer,chip,ic,design,fabrication,process,layout,package,test,FA,RA,QA
  Logic PIE的主要工作通常有Maintain和NTO兩大類,前者針對量產的大量產品的良率提高,缺陷分析等。後者主要是新產品的開發和量產。具體的工作麼,拿NTO來講,有Setup process flow, pirun, fab out report, defect reduction, yield analysis, customer meeting, … …等等。

  相比較而言,進fab倒不是最主要的,分析數據和寫報告的工作為主。偷個懶,把原來寫的一部分搬過來。

通常講Fab的工作環境比較惡劣,那就是指Module和MFG。因為PIE可以比較少進Fab,所以PIE雖然也會比較忙,但是接觸到輻射、化學藥品的機會要少很多。

  一般本科畢業生如果去MFG的話會做線上的Super,帶領Leader和一群小妹幹活。除非你從此不想和技術打交道,否則不要去MFG。只有想將來做管理的人或者還會有些興趣,因為各個不同區域的MFG都是可以互換的,甚至不同產業的製造管理都是一樣的。Fab的MFG Supper在封裝、測試廠,在TFT/LCD廠,在所有的生產製造型企業都可以找到相關合適的位置。和人打交道,這是管理的核心,而在MFG,最重要的就是和人打交道。你會和EE吵架,和PE吵架,和PIE吵架,被Q的人聞訊,可以修理TD的弟兄,不過比較會惹不起PC(Production Control)。喜歡吵架的弟兄可能會樂此不疲,因為MFG和別人吵架基本不會吃虧。

  在Fab里有三個「第一」:安全第一,客戶第一,MFG第一。

所以只要和安全以及客戶沒有關係,MFG就是最大的,基本可以橫著走。PIE能夠和MFG抗爭的唯一優勢,也就是他們可以拿客戶來壓MFG。MFG在獎金等方面說話的聲音比較大,一般而言,獎金優先發放給MFG,因為他們最辛苦。MFG的Super需要倒班,做二休二,12小時12小時的輪,在休息的時候還會被拖過來學習、寫報告什麼的,所以平均下來一周工作的時間至少在50小時以上。上白班的還好,但是上晚班的生物鐘會被弄的比較亂。MFG做常日的Super會好一些。半導體,晶片,設計,版圖,晶片,製造,工藝,制程,封裝,測試,wafer,chip,ic,process,layout,package,FA,QA]不建議碩士以及以上學歷的弟兄去MFG。

Module的工程師主要分成兩大類:制程(工藝)和設備。也就是所謂PE和EE。基本上無論哪個Module都會有這樣的兩類工程師。

  設備工程師主要負責的是機台的狀況,他們要保持機台始終處於比較良好的Status,從而提高機台的利用率。TSMC在最忙的時候曾經把機台的利用率提到到了110%以上,這樣就需要縮短機台設計的PM時間,縮短機台的Monitor時間,減小Down機的幾率。

這樣設備工程師的壓力就很大。設備工程師的On Call通常就是來自於此。如果大家都是混得比較資深的EE,那由於晚上都有設備值班,小問題都能夠被處理掉,而大問題也沒法處理,可以第二天白天來做。但如果是一群沒有足夠經驗的EE,那麼每個人都只能專精幾種機台,結果就是遇到不熟悉的機台出問題,就只好Call人了。半導體,晶片,設計,版圖,晶片,製造,工藝,制程,封裝,測試,wafer,chip,ic,process,layout,package,FA,QAX,@ X, EE在Fab中待的時間要比PE長,有很多routine的工作,比如PM。EE的問題相對簡單,媽的,機台出問題了我就修唄,修不好我就Call Vendor唄。你製造部不爽那你自己來修。

  EE有很多機會接觸有毒的氣體、輻射和化學藥品,也容易遭受侵害。Fab里很多聳人聽聞傳說中的主人公都是EE。記住一條Fab的鐵律,任何不明身份的液體都可以默認為是HF溶液,千萬不要去胡亂摸。此外特別的區域會有特別的注意事項,各自要注意。

  EE主要和PE以及廠務(FAC)的弟兄打交道。不太會直接面對PIE這種Module比較討厭的人物,也和TD的弟兄沒有什麼大的過節。由於是機台的使用者,Vendor會常常來和EE搞好關係,如果公司許可,可以有很多的飯局。酒量要鍛煉。

  EE的工作很累,但並不很複雜,如果加入了一個不錯的集體,也可以過的很快活。

  碩士以及以上學歷的弟兄一般不會有機會加入EE的行列,工科的本科/大專畢業生可以綽綽有餘的勝任EE的工作。EE做久了如果沒有什麼興趣可以想辦法轉去做PE,如果想賺錢,做Vendor也不錯。

制程工程師,也就是工藝工程師,也就是PE。他們主要負責Fab中各類工藝參數和程式的設定。一個穩定的Fab必然需要大量資深的PE在。

PE的工作狀況和EE不同,他們將面對多個部門的壓力,MFG和PIE是「壓迫」PE最多的兩夥人。而Q的弟兄也會讓PE非常痛苦,時常竄出來搞亂的TD工程師常常會把PE搞得抓狂。

然後在PE和EE之間存在大量的灰色地帶,這個事情究竟誰做?雙方吵架的機會也是大把大把。半導體,晶片,設計,版圖,晶圓,製造,工藝,制程,封裝,測試,wafer,chip,ic,design,fabrication,process,layout,package,test,FA,RA,QA
  PE和Vendor打交道的機會也比較多,無論是機台的Vendor還是Material的Vendor。熟悉之後,跳槽出去做Vendor的PE也不少。通常而言,EE去做 Vendor還是修機器,而PE常常會搖身一變成了Sales。許多出去買Material的PE現在富的流油(因為有提成),尤其以賣CMP研磨液的弟兄為最好,賣靶材和光阻的就差了不少。

  PE也是需要在Fab里面常常待的,要tuning出好的程式也需要付出很大的代價。以Diff為例子,每個run都要以小時計算,無論是uniformity、Defect、Quality都需要被考量,而且最後還要得到PIE電性數據的Support。

  Fab里面出什麼問題,MFG無法界定的時候,第一個通知的就是值班PE。

  每當一個新的制程在開發的時候,無論是PIE主導還是TD主導,PE都累得像條狗一樣,操勞過度,而且還要陪著笑臉向製造部的Leader借機台,一不小心就付出請客喝水的代價。只有少數資深的PE敢於把PIE或者TD罵一頓然後罰他們自己去借機台的。許多PRS數據都需要切片,PE就只好在 FA Lab陪伴切片的小妹度過一個個不眠之夜——尤其以ETCH的弟兄最為痛苦,當年的liaoduan他們就切片切的昏天黑地。最後怒了,就拿了把西瓜刀去找PIE進行黑社會談判,好不容易分了一部分活出去。

  PE要值夜班,EE值班的時候,如果機台沒問題就可以瞇段時間,反正半夜也沒有老板在。但是機台沒有問題不代表Wafer沒有問題,實際上Fab中Wafer出的問題千奇百怪,匪夷所思。所以PE的值班手機從來就不會閒下來,在 Fab中最忙的值班電話通常是CMP、YE和PHOTO的值班手機。

  什麼叫做痛苦,當你作為一個PE在Fab里接到YE的報警電話的時候就會有一種生不如死的感覺。完了,今天的值班一定沒好日子過了……

  PE同樣面對Fab中的不良環境,所以要注意身體,在有了小弟小妹之後就盡量少進Fab。

回頭再講講PIE。

表面上看起來,PIE要比PE/EE都快活,他們在Fab里工作的絕對時間要遠少於PE和EE。對於PE來講,PIE簡直就是最可惡的人之一,成天忽發奇想,給出奇奇怪怪的各項指令,然後還不停的來騷擾自己,要這樣做,要那樣做,簡直像一大堆蒼蠅。而且自己還不能像對待TD一樣直截了當的say no。然後還要看我的SPC,幫著Q這些人來Review自己,簡直討厭透了。

  所以,半夜貨出了問題,不管大小,Call人!把PIE這群鳥人Call起來上個廁所。半導體,晶片,設計,版圖,晶圓,製造,工藝,制程,封裝,測試,wafer,chip,ic,design,fabrication,process,layout,package,test,FA,RA,QA`Hc Module的工程師只是負責一段的制程,而PIE需要對整個制程負責。很自然的,對於一個具體的制程來講,PIE不可能比PE更為專業。但是PIE的位置決定了他必須要「以己之短,攻敵之長」,和PHOTO討論Shot Dependance,和ETCH討論Loading Effect,和CMP討論Down Force,……結果導致所有的人都認為:媽的,PIE什麼都不懂。有一些聰明的PIE就和PHOTO工程師講DIFF,和DIFF工程師講 ETCH,和ETCH的講CMP,……結果就是所有的人都對他肅然起敬。

  其實,PIE和PE有強烈的依存關係,PIE面對的人更加多,也更加雜,一個好的PIE會保護和自己合作的PE,而一個差勁的PIE會在客戶來發飚的時候把PE推出去當替死鬼。PIE需要PE為自己的實驗準備程式,調試機台,提供意見……沒有PE的Support,PIE什麼也不是。當年SMIC一廠著名的Marvin、Jing和Cathy小姐開發 0.15um Utrla Low Power SRAM的時候,就是由於IMP的失誤,導致近一年的開發時間被浪費了。Marvin、Jing和 Cathy每次提到這段血淚史無不扼腕嘆息——當年付出的努力:無數次的夜班,電性分析,切片FA,Split Run,……通通付諸東流。

  PIE唯一還算的上專業的,就是WAT電性,一個好的PIE需要對電性的結果非常敏感。


  各位所有想要做,或者正要做PIE的朋友,請記住一條PIE的鐵律:「永遠不要亂改東西。」只要你記住了這一句話,你就沒有白花時間看這段文字。技術論壇*K d S5X u b-[
  做Lot Owner是件痛苦的事情,因為這一批貨色的成敗死活都會和你掛鉤,如果是很重要的貨,那麼晚上被Call幾乎是一定的。有時候你還得半夜等貨做實驗。說起做實驗,就會涉及到Run Card,這是讓製造部幫助你不按照正常流程來做實驗的東東。開的Run Card越多,製造部就會越恨你。當年的Jamin以2年半超過1000張Run Card成為MFG第一「公敵」。其實像PIE每個人的Run Card數目都不少,數百張都是很正常的。 |

  PIE會直接面對客戶。合理幫助你的客戶,沒準下一份輕鬆寫意收入好的工作你可以在他們那里找到,而且還可以回來Review Fab。

  做的無聊了,PIE可以轉PDE/TD/CE等職位,也可以跳槽去做Foundry Manager,轉行做Design德也有,去Vendor那里的機會比較少。

半導體,晶片,設計,版圖,晶片,製造,工藝,制程,封裝,測試,wafer,chip,ic,process,layout,package,FA,QA

關於PDE

  這是產品工程處的職位。主要的工作是幫助Fab找到Yield Loss的主要方面,幫助Fab提高 Yield。寫Report是PDE最常做的事情。PDE需要有EFA和PFA的基本功底,要有對電性等各類數據高度的敏感。好的PDE需要在 Integration先鍛煉過一段時間,熟悉Flow和Fab的環境。

  Memory的PDE相對好做,利用電性的方法,可以比較容易的定位到Fail Point,再做FA分析。難點在找到問題之後PIE的Yield Improve,但這個是以PIE為主去做的。半導體,晶片,設計,版圖,晶片,製造,工藝,制程,封裝,測試,wafer,chip,ic,process,layout,package,FA,QA

  而Logic的PDE比較困難,如果遇到不講理的PIE,壓力就很大。Logic產品Yield上不去,原則上PIE只要一句:Product給點方向。就可以閃人了,痛苦的是PDE。好在絕大多數PIE會負責到底,但這又帶來一個問題。就是PDE會被「架空」或者乾脆成為了PIE切片的小弟。

  做PDE一定要積極,同時要和PIE保持良好的關係,PDE和PIE只有緊密合作,才能把產品弄好。而且當PDE不得不面對Module工程師的時候,記得找個PIE幫你,在Fab里,他說話比PDE管用。

  PDE要面對客戶,記住最重要的一點:在沒有和PIE確認之前,不要對客戶亂說話。不然害慘PIE也害慘PDE自己。

  如果將來不想做PDE了,可以轉行做封裝測試,轉行做Design,或者Foundry manager,或者foundry內部的CE,PIE,TD等都可以。

一只秒表走天下的IE半導體,晶片,設計,版圖,晶圓,製造,工藝,制程,封裝,測試,wafer,chip,ic,design,fabrication,process,layout,package,test,FA,RA,QA工業企劃處的IE可以算是Foundry中的一個異類,做好了可以直取管理的精髓,做不好,就被無數的PE/EE甚至MFG看不起。小時候一定都讀過華羅庚老先生的《統籌管理》一文(初中課本有記載),IE做的工作就和這個有關係。

  Fab是一個異常複雜的流水線,一片Wafer從下線到產出需要經過數百道流程和近百種機台。生產步驟之間的整合總體分成兩大部分:Process方面和生產能力方面。前者由我們應明偉大的PIE負責,而後者就是IE的工作。

  比若說,一個產品出來需要經過ABC三個過程,A過程中使用到的機台平均日生產能力為A1,以此類推。原則上講A1=B1=C1才是最佳的組合。IE的工作之一就是要使Fab中各類機台的產能達到平衡,估算各類機台的需要程度,並提出組成方案。

  這絕對不是一個簡單的活。首先,Fab不會只跑幾種產品,它的產品一直在改變;其次,機台標稱的生產能力不見得和真正的生產能力Match;第三,各類機台的Down機幾率不一樣,復機所需時間也不一樣;最後,出於Fab出貨的需要,有些時候需要採用一種特別的跑貨方法,比如說月底拉貨出線,比如說應客戶要求的Super Hot Run等等,這些都會大大的干擾正常的流程。為了獲得具體的第一手資料,許多IE就跑到Fab里,看著Wafer的進出,用秒表來掐算時間。這就是所謂的「一只秒表走天下」。

  類似的還有MC,他們控制的主要是Fab使用的Material,由於Fab廠跑的貨一直在變,一旦MC估測不好——後果很嚴重,MFG很生氣。

  還有PC,他們的主要工作是按照Fab的產能狀況來排貨。

  這些崗位都屬於工程師編制,他們的主要目的就是讓Fab能夠合理的近乎滿負荷的工作。半導體,晶片,設計,版圖,晶圓,製造,工藝,制程,封裝,測試,wafer,chip,ic,design,fabrication,process,layout,package,test,FA,RA,QA }
TD = Technology Develop,為Fab的技術開發部門,通常公司中的R&D低位和Fab中的TD類似。之所以叫「技術發展部」而不叫「研究和開發部」的原因大概是因為Fab搞得Silicom Process如果是研究的話,沒有哪家公司願意做,一般都是在大學和研究所里面。在ASMC,他的TD實際上就是SMIC的Integration,事實上,SMIC的Integration也可以Cover到一部分TD的工作。半導體,晶片,設計,版圖,晶圓,製造,工藝,制程,封裝,測試,wafer,chip,ic,design,fabrication,process,layout,package,test,FA,
QE主要是在Fab里找碴的。由於Fab是一條非常複雜的流水線,除了PIE之外,必須有一個獨立的部門對品質負責。這個部門就是Q。Q的主要工作就是杜絕Fab中一切不符合rule和OI的事件,如果還沒有法則,那Q就需要和PIE/PE來制定出合理的法則。由於經常會給PE/PIE製造困擾,所以QE常常會讓人感覺很討厭,但是他們又惹不起QE。所以,PIE/PE對待QE都是以忽悠為主,此牙咧嘴為輔。

  一個好的QE並不好做,在熟練掌握QE本身的技能之外,還需要對process有一定的了解——至少不能被很容易的忽悠,而且還要掌握一定的靈活尺度,不能把別人都害死。做好QE的一個要訣就是原則性和靈活性並重。建議QE工程師至少要有一到兩個比較鐵桿的PIE弟兄,這樣別人要忽悠你就不太容易了。

轉自:中國半導體論壇 www.211ic.com