先進扇出晶圓級封裝的進展,成為先進封裝業並購潮的背後推手

蘋果在iPhone 上使用「”fan-out”扇出式封裝晶片,其主要優點是能夠帶來更緊湊的主板及天線設計,從而不進可以為電池預留出了更大的空間,而且也能夠讓機身變得更加的纖薄。

扇出WLP是一種晶圓級加工的嵌入式封裝,也是I/O數較多、集成靈活性好的主要先進封裝之一。
而且,它可以不用基板在一個封裝中做到垂直和水平方向的多晶片集成。所以,目前扇出WLP技術正朝著諸如多晶片、薄型封裝和3D
SiP這些下一代封裝方向發展。扇出WLP不僅用於電子封裝,而且用於傳感器、功率IC和LED封裝。本文報導下一代扇出WLP先進封裝解決方案的進展情況。

 

像移動電話一類的電子裝置已從單一的通訊工具轉化為綜合多種特性的集成系統,成為有多種用途的精巧工具。隨著這一趨勢的發展,用於便攜式電子設備的半導體封裝器件正遇到前所未有的挑戰。不斷增長的互連間距的失配、加入具有不同功能的各種晶片、以及在同樣的占用面積下減少封裝尺寸以便增加電池大小延長使用時間等均已為創新嵌入封裝技術打開了窗口。

為了滿足上述挑戰,開發了扇出WLP技術,它提供了另外的空間用於給矽面積頂部上的較高I/O晶片布線,這在常規的WLP或WLB中是不可能的。

WLP的應用正在擴展到新的領域,並基於I/O數目與器件進行細分。無源、分立、RF和存儲器等器件的基礎正在擴展到邏輯IC和MEMS。WLP在過去10年已臻成熟,大量資料提供了多種晶圓直徑上的大批量應用,並擴展到各式各樣的終端市場產品。隨著基礎設施和批量應用的到位,降低成本就是主要的關注領域了。

先進扇出晶圓級封裝的進展,成為先進封裝業並購潮的背後推手

扇出WLP結構最著名的例子之一是由英飛凌公司(Infineon Technologies
AG)開發的eWLB技術。該技術採用前後道製造技術結合併行加工晶圓上的全部晶片,能大大降低製造成本。其優點是:與常規的引線框架或疊層封裝比較,封裝面積較小、I/O數量從中等到高、連接密度最大化、以及能獲得所需的電學和熱性能。它也能為無線市場提供高性能和節能的解決方法。

先進扇出晶圓級封裝的進展,成為先進封裝業並購潮的背後推手

矽片上製造的集成電路以各種不同的電子封裝形式裝配,廣泛應用在如個人便攜式、醫療保健、娛樂、工業、汽車、環保和安保系統等電子產品中。這些電子系統當前和未來在性能、功耗、可靠性及合理成本方面的要求,將通過開發先進/適用的矽加工技術,創新的採用晶片封裝系統協同設計、低成本材料、先進的裝配和可靠互連技術的封裝封裝解決方案得到滿足。本文討論了手持應用的封裝解決方案,詳細討論了稱為扇出WLP的下一代晶片嵌入技術。

扇出WLP技術扇出WLP技術提出了許多影響因素。這方面的一端是封裝成本以及測試成本。除此以外就是其占用面積和高度這樣的物理限制。開發階段要考慮的其他參數有:I/O密度(對具有高引腳數的小晶片是特殊的挑戰);需要兼容系統級封裝(SiP)方法;與功耗有關的散熱問題以及器件的電學性能(包括電寄生參數和工作頻率)。

 

先進扇出晶圓級封裝的進展,成為先進封裝業並購潮的背後推手

驅動力是某種形式的WLP。不過提出了自己的選擇:扇入或扇出。扇入WLP是在晶圓上直接加工的互連系統,與母板技術節距要求兼容。它將常規的前後道製造技術結合起來,並行加工所有晶片。加工中有3個階段。晶圓廠的另外一些步驟在每一晶片上創建互連系統,占有面積比晶片小。然後在晶圓上應用焊球和實行並行測試。最後,晶圓切割成獨立單元,這些單元直接用在母板上,不需要插入件或底部填充。扇出WLP方法不應與凸點倒裝晶片器件混淆,後者有較精細的節距和較小的凸點,因此需要底部填充。

先進扇出晶圓級封裝的進展,成為先進封裝業並購潮的背後推手

扇出WLP中,晶片被合適的材料圍繞,這些材料將封裝所占面積擴展到晶片以外。測試合格晶片用晶圓級模塑技術嵌入人造塑膠晶圓(重組晶圓)內。然後用前道絕緣和金屬化工藝,以晶圓級光刻和制圖方法將互連扇出到周圍區域。再次在晶圓上應用焊球並進行並行測試。然後把重組晶圓切割為獨立單元,包裝和發運。用扇入方法時,互連數和它們的節距必須與晶片尺寸適應。相反,扇出WLP支持適應性強的扇出面積,對焊球節距沒有什麼限制。

先進扇出晶圓級封裝的進展,成為先進封裝業並購潮的背後推手

扇出WLP的推動力為:減少厚度、高I/O密度、節距、散熱性能、性能參數。扇出WLP的一個關鍵性能是質量因子。由於在扇出WLP上採用了特殊材料,質量因子比CMOS晶圓好得多。

下一代扇出WLP技術第一代扇出WLP技術設計用於單晶片、單面和1層RDL方面。為了解決市場對於更高性能和設計複雜性不斷提高的要求,應開發新的技術和外殼,並在目前的扇出WLP技術中做到,如下所示:

 

小晶片尺寸扇出WLP:用於移動和手提電子設備

具有垂直互連的2面3D扇出WLP:重組晶圓的二面均有絕緣和金屬層,用晶圓塑膠部分中的導電通孔連接

嵌入晶圓級LGA,eWLL(平面柵格陣列)- 較小和較薄封裝解決方法

先進扇出晶圓級封裝的進展,成為先進封裝業並購潮的背後推手

小晶片扇出WLP正進行評估的另一組封裝技術是小型扇出和超小型扇出WLP。由於Si技術節點正從40nm向更小尺寸移動,或是有越來越多的功能集成於Si器件中,或是功能不變時Si晶片尺寸本身不斷縮小。因此,需要有僅僅比嵌入的Si片尺寸稍大的封裝。本文設計了如下二種試驗方案:

 

TV1-1×1mm晶片尺寸,3.0×3.0mm扇出WLP

TV2-2×2mm晶片尺寸,2.4×2.4mm扇出WLP

I/O總數是49,36,節距0.4mm,SnAgCu焊球。TV2在Si和封裝外形間的間隙只有250μm,如圖7、圖8所示。

先進扇出晶圓級封裝的進展,成為先進封裝業並購潮的背後推手

先進扇出晶圓級封裝的進展,成為先進封裝業並購潮的背後推手

圖7和圖8顯示了某些合格的超小型扇出WLP。正成為晶圓級批量加工技術的扇出WLP能導致這種小尺寸封裝的顯著成本優勢。為了評估封裝級可靠性,進行了JEDEC標準測試。小外形扇出WLP已通過JEDEC
MSL1,TC,uHAST,HTS,20X再流和跌落/TCoB測試。

2面3D扇出WLP通過做到以下各種先進封裝,下一代扇出WLP擴大了扇出WLP的應用空間:(a)用2-L

RDL的高密度布線,(b)用薄扇出WLP的超薄封裝,(c)混合信號集成及SiP封裝採用多晶片扇出WLP,(d)用大和超大扇出WLP的高扇出比嵌入Si封裝。在3D封裝領域,正開發應用於PoP的超薄扇出WLP。圖9顯示12×12mm扇出WLP中5晶片SiP的詳細情況。PoPb有3個嵌入晶片,PoPt有2個嵌入晶片。PoPb和PoPt二者均是在晶圓級工藝中製造的。頂部和底部封裝二者均不需要基板,這使整個PoP非常薄。由於扇出WLP的CTE(熱膨脹系數)比基板的小得多,這就導致扇出WLP與下面的PCB之間的CTE失配小得多,預計焊點可靠性會有提高。

 

對於更薄的薄型封裝解決方案,制備了0.5mm高度的雙面扇出WLP研究更薄封裝板級可靠性。薄扇出WLP的體厚度為250μm。制備了高度不同的二種封裝,見圖10。

為了評估封裝級可靠性,對2面3D扇出WLP測試器件進行JEDEC標準測試。已通過了JEDEC MSL1、TC、uHAST、HTS、20X再流及焊球剪切試驗和開路-短路試驗。

手提電子產品很容易發生意外跌落,從而引起內部電路板損壞,例如,在焊點金屬間化合物(IMC)界面處由於脆性斷裂產生的焊點失效,或由於焊接材料中的衝擊疲勞引起的焊點失效。若焊點很牢固,失效處能遷移到電路板的銅走線,甚至使樹脂開裂。當電子產品跌落到地上時,衝擊力和變形會向內部傳遞到印刷電路板(PCB)、焊點和集成電路(IC)封裝。IC封裝易發生焊點開裂,這是在衝擊過程中PCB彎曲和機械慣性衝擊相結合引起的。跌落測試為跌落可靠性設計提供了有用的實驗方法。

先進扇出晶圓級封裝的進展,成為先進封裝業並購潮的背後推手

先進扇出晶圓級封裝的進展,成為先進封裝業並購潮的背後推手

先進扇出晶圓級封裝的進展,成為先進封裝業並購潮的背後推手

為了研究3D扇出WLP
PoP板級可靠性,測試器件安裝在菊花鏈PCB測試板上進行互連性檢驗(圖11),通過了TCoB和跌落測試準則。圖12是3D
SiP扇出WLP測試器件TCoB的威布爾圖(Weibull
plot),該器件的體尺寸是12×12mm,焊球節距0.5mm,沒有板級底部填充。與標準扇出WLP比較,薄型封裝的TCoP性能提高了40%。圖13顯示出很大優勢,它的封裝翹曲受到控制,從室溫到再流溫度下扇出WLP
2面顯示非常穩定的翹曲。不像BGA 3D封裝,翹曲從正到負變化。

先進扇出晶圓級封裝的進展,成為先進封裝業並購潮的背後推手

先進扇出晶圓級封裝的進展,成為先進封裝業並購潮的背後推手

先進扇出晶圓級封裝的進展,成為先進封裝業並購潮的背後推手

先進扇出晶圓級封裝的進展,成為先進封裝業並購潮的背後推手

 

 

嵌入晶圓級LGA(平面柵格陣列)如上所述,隨著模塑晶圓減薄,扇出WLP能減小其厚度。為了使封裝尺寸更小更薄,研究並開發了QFN一類的封裝格式。本文中,以無焊球的扇出WLP工藝流程製作了1×1mm小晶片的3×3
mm
eWLL封裝。在本研究中,可潤濕焊盤塗敷是主要挑戰之一。研究並測試了不同可潤濕材料系的工藝、焊料黏附性和可靠性的兼容性。圖15是eWLL封裝結構的示意圖,圖16是二種不同的eWLL測試器件。二個例子具有不同的金屬塗敷:i)焊料,ii)Sn。 

 

為了評估封裝級可靠性,對eWLL測試器件進行JEDEC標準測試。已通過了JEDEC
MSL1,TC,uHAST,HTS,20X再流及焊球剪切試驗和開路-短路試驗。對於eWLL的板級可靠性測試,測試器件安裝在菊花鏈PCB測試板上。通過了TCoB和跌落測試準則。eWLL表明具有與同樣尺寸3×3
mm LGA封裝類似的跌落可靠性性能。

先進扇出晶圓級封裝的進展,成為先進封裝業並購潮的背後推手

先進扇出晶圓級封裝的進展,成為先進封裝業並購潮的背後推手

結論本文的主要結論概述如下:

 

作為可行的封裝方法,扇出WLP小型封裝有較廣泛的應用,與先進Si技術節點相適應。較小的封裝帶來了更多成本競爭的好處,特別是在晶片尺寸縮小時。

在扇出WLP上的3D扇出WLP(PoP)是PoP封裝的替代解決方法,它能進一步減少厚度,它也為TSV方法提供了替代解決方案。由於3D扇出WLP開發的高度靈活性,這種封裝的應用已擴展到許多不同的領域,如無線、光學等等。

eWLL(嵌入晶圓級LGA)開發用於沒有焊球的更薄更小形式封裝。 它在薄型和微型化應用方面的優點非常顯著。eWLL的另一個優點的有較好的散熱性能。

所有3種下一代扇出WLP成功地通過了跌落可靠性測試和TCoB。而且,較薄的扇出WLP比較厚的扇出WLP有更好的跌落性能。

已經開發並驗證通過了幾種下一代扇出WLP的幾種形式。這些下一代扇出WLP能做到先進封裝的不同需求,如高密度布線、2D/3D SiP、PoP、混合信號集成多晶片封裝和超薄封裝。

優點

現有的BGA封裝技術受到有機基板性能的限制。向扇出WLP的轉移有助於克服這些限制,且能簡化供應鏈。扇出WLP的主要優點是能很好地控制翹曲,這就能做到高裝配良率。在封裝自身上建立基板允許在較少的金屬層中做到較高的集成和布線密度。扇出WLP是支撐未來集成(特別是對於無線器件)的下一代平台,此封裝技術有很多重要特點。向扇出WLP封裝技術的轉變由於不需要昂貴的基板而大大降低了經常性成本。扇出WLP封裝的優點總結於表1。

先進扇出晶圓級封裝的進展,成為先進封裝業並購潮的背後推手

2016年是半導體行業強勁整合的一年,眾多領域中發生了許多交易金額高達數十億美元的收購。2017年受近期發布的先進封裝行業創新平台(如扇出型封裝,fan-out packaging)的驅動,預計將遵循2016年相同的路徑發展。

在過去的幾年裡,先進封裝行業已經吸引了越來越多的關注。封裝業從IC製造商的服務行業轉變為為「超越摩爾」定律的創新引擎和關鍵領域,促使半導體行業的進一步發展並增加了創新應用的附加值。據Yole報告顯示,先進封裝行業市場規模在2016年為220億美元,到2020年將增長到約300億美元。

先進扇出晶圓級封裝的進展,成為先進封裝業並購潮的背後推手

2014~2020年先進封裝平台的營收預測

在此背景下,任何並購都會產生顯著影響。一個例子是2016年日月光和矽品宣布合併。鑒於先進封裝是整個半導體行業整合模式的一面鏡子,2017年預計將有更多類似並購案例發生。

事實上,近期剛進行了首批投標。2017年2月2日,先進封裝業發布了兩件並購案公告:維易科(Veeco)簽訂了8.15億美元收購優特(Ultratech)的協議,安靠(AmkorTechnology)將收購Nanium(未公開交易價值)。

Veeco收購Ultratech充分顯示了設備供應商對先進封裝和創新平台潛力的強烈興趣。Ultratech是扇出型封裝光刻設備的市場主管者,扇出型封裝是目前該行業中最具活力的平台,2015年到2018年的復合年增長率達到80%。iPhone

7處理器採用TSMC扇出型封裝解決方案,則讓扇出型封裝在業界賺足了眼球。Veeco此次交易將有助鞏固其在先進封裝市場的地位,並豐富光刻機台的產品組合。

先進扇出晶圓級封裝的進展,成為先進封裝業並購潮的背後推手

扇出型封裝市場的營收預測

Amkor交易案則進一步說明了扇出型封裝炙手可熱,在這個行業的玩家實力將越來越強大。這項交易將帶來雙贏的局面:對於Amkor來講,歐洲公司Nanium在內嵌式晶圓級球柵陣列(eWLB)生產中積累了近10年的晶圓級封裝經驗,收購Nanium將有助Amkor這家美國巨頭完善在扇出型封裝方面的專業知識;對Nanium而言,作為歐洲最大的外包半導體組裝與測試(OSAT)服務供應商,將獲得更多的資金和OSAT業內的影響力,因而可以和亞洲龍頭企業競爭。

推薦閱讀:
》人到中年,不調三情,不理三人,不睡三覺!說的真到位!